? ?高速系统，噪声干扰是第一因素，高频电路会产生辐射和冲突，而更快的边沿速率则是振铃，反射和串扰。如果不考虑高速信号布局的特殊性，电路板的设计将无法正常工作。如此成功的是PCB板设计DSP的电路设计过程是非常关键的方面。

传输线效应

1.1信号完整性

有反射信号完整性，振铃，接地反弹和串扰现象。PCB走线可以等效于串联和并联，如图所示的电容，电阻和电感结构。串联电阻0.25D./R-4的典型值。55DJft，并联电阻通常很高。在寄生电阻，电容和电感添加到PCB的实际连接之后，最终连接称为阻抗zo的特征阻抗。

如果传输线和接收器的阻抗不匹配，则会引起信号反射和振铃。

将导致布线的几何形状，在电力传输和反射平面的连接器的不连续变化之后不正确的导线终止因素。过冲和下冲是信号变化水平上升和下降的电力产生的瞬间会产生高于或低于稳定水平的毛刺，容易损坏设备。振铃和振荡信号分别被线电感和不适当的电容所包围。通过适当的终止可以减少振铃。

当电路在大电流浪涌时必须起到引线作用，如果芯片平面内的大瞬态电流和电路板的功率流过寄生电感和芯片封装和电源层的电阻会导致电源噪声。串扰是两条信号线之间的耦合问题，信号线和互电容之间的互感导致噪声线。电容耦合引起的耦合电流，以及耦合电压引起的电感耦合。参数PCB板层，信号线间距，串扰对驱动器和接收器的电气特性和导线端接方法有一定的影响。

1.2解决方案

要解决一些需要采取措施的常见问题：

用于电流方向的电源平面不限于返回线和最靠近沿最小阻抗路径行走的信号线。这可能会产生最小的电流环，这将是高速系统的首选方法。但不排除电源线噪声水平，注意配电路径，所有系统都会产生噪声，造成误差。要求特殊滤波器由旁路电容器实现。L虾到lOp.F一般是一个电容器板上电源输入，和0.01pF到U0.1心电容板之间的每个有源器件的电源，接地引脚。作为旁路电容滤波器，大电容（10aF）在低频（60Hz）电源输入上的作用，

根据经验，如果设计混合模拟 – 数字，模拟和数字PCB分区部分，模拟部分在模拟和数字设备上的数字部分，A / D转换器交叉放置。相应布线区域中的模拟和数字信号，确保返回模拟电流信号的数字信号不会流到地面。

旁路和去耦是??为了防止能量从一个电路转移到另一个电路，电源层，底线层，元件和内部电源连接器3的电路区域需要注意。尝试加宽功率，接地宽度，最好接地比电源线宽，它们的关系是：接地>电源线>信号线，通常信号线宽：O.2~O.3mm，最小宽度可达0.05“ – ”0.07 mm，电源线为1.2“ – ”2.5 n“Lrfl。用于PCB上的铜层的大面积地面不是将所有与土地使用相关的地方作为地面。或者由胶合板，电源制成，占据了每个底层。为每个IC芯片陶瓷电容配置一个0.01的心脏。在小印刷电路板的情况下空间和配合，每4到10个可配置al~10芯片的心脏钽电解电容器，这类器件的高频阻抗非常小，阻抗在20MHz范围内500kI-Iz~小于lQ，漏电流为非常小（O.5LlA以下）。去耦滤波电容必须接近IC安装，力求引导最短和最小的电容瞬态电流回路面积，特别是高频旁路电容不能带头。

对于系统在50MHz运行时，会产生完整性问题和信号传输线效应，可采取传统措施取得满意效果;?而当系统时钟达到120MHz时，则需要考虑使用高速电路设计知识，否则基于传统方法的PCB设计将无法正常工作。因此，高速PCB电路设计已成为电子系统设计人员必须掌握的设计技术。

2 PCB高速信号电路设计技术

2.1高速信号路由

高速信号路由既需要使用多层布线，也是减少干扰的有效手段。要合理选择减少PCB尺寸的层数，充分利用中间层屏蔽设置并实现接近地，可以有效降低寄生电感，缩短信号传输长度，减少信号之间的交叉干扰，等，所有这些高速电路的有利工作的可靠性。数据显示，当248第八届全国辐射电磁脉冲电子研讨会采用同种材料时，四块双面板，噪音低于20dB。线材弯曲效果更好，最好使用整条线，需要转动，可以转45度到一条线或弧线，可以减少外部高速信号的发射和相互耦合，

器件引脚之间的引线电路尽可能短。引线越长，分布电感和分布电容值越大，系统就会导致反射高速电路的发生，振荡。布线层之间的速度电路交替地位于器件引脚之间，连接过程中使用的元件越好越好。根据测量，通孔的分布可以带来大约0.5pF的电容器，导致延迟电路的显着增加。高速信号线接线应注意引入紧密平行线的“串扰”如果不能避免平行分布，可在大面积布置在并联信号线的另一侧“接地”以减少干扰。

实施由特别重要的信号线或本地单元包围的地面措施。这些信号可能容易受到干扰，例如时钟信号，高速模拟信号同时跟踪保护地的外围，而要在保护区的中间保护信号。各种类型的信号迹线不能形成环路，不能形成接地环路电流。如果一个回路接线电路，将对系统产生很大的干扰。*菊花链环路可有效避免布线布线的采用。应在每个电路块附近设置一个或几个高频去耦电容。模拟地，数字地，如连接到公共地时使用高频扼流圈。一些高速信号线应该是特殊处理：

高速信号路由应避免形成分支或树桩（Stub）。走在高频信号线上容易产生大面积的电磁辐射，辐射频率信号线在电源和地之间布线，通过电源和底层吸收产生的电磁波会减少很多。

2.2高速时钟信号接线

时钟电路在数字电路中占有重要地位。C64xDSP是C6000平台的最新成员，具有足够高的处理速度。C64xDSP高速时钟可以达到1.1GHz，是早期C62xDSP的lO倍。因此在未来应用现代电子系统设计DSP时钟布线要求会更高。高速时钟信号线具有最高优先级，一般在布线时，需要优先考虑主时钟信号线系统。高速时钟信号线信号频率高，要求走线尽可能短，以确保最小的信号失真。

高频时钟，对噪声干扰特别敏感。需要高频时钟信号线保护和屏蔽，以尽量减少干扰。

高频时钟（20MHz以上时钟，或上升小于5ns时钟）必须有一个地面护航，时钟线宽至少10rail，护送地线宽至少20mil。高频信号线两端的保护接地必须与形成通孔良好接触，并且每个孔5em与要连接的地层一起播放;?地面护航线与基本数据，如长度，推荐手拉;?时钟传输侧必须由一个约22~220Q的阻尼电阻串组成。围绕高速时钟信号线设计在同一层上的高速时钟信号迹线不是其他可能的干扰源和迹线。使用星形连接或使用点对点连接的高频时钟连接，使用T型连接器确保相等的臂长，最大限度地减少幼虫L的数量，在晶体或时钟芯片中需要铜来防止干扰。避免产生这些线路引起的信号噪声。

当高速信号路由和高速时钟信号路由时，需要较少的传播时间线播放幼虫L，小树枝，树桩，以避免产生信号反射和串扰。高速PCB中的过孔和桩（Stub）的影响不仅反映了对信号的影响，还反映了导线阻抗的变化。阻抗过孔和树桩的影响往往容易忽视设计者的问题。

选择合适尺寸的孔尺寸。例如，4层PCB设计层10，10mil / 20mil（孔/垫）的常见选择，或者优选地通过16mil / 30mil，一些小尺寸高密度PCB，也可以使用8mil / 18mil通孔。对电源或接地过孔可以考虑更大的尺寸以减小阻抗。电源和接地引脚到最近处的通孔，引线和引脚之间的通孔尽可能短，而电源和接地引线最大可能降低阻抗。

最新的高密度片上系统BGA或COB封装，引脚间距越来越小。球间距低O.6mm，并将继续减少，领先的封装器件信号线布线是不可能使用传统工具引导的。有两种方法可以通过249第八届国家辐射和电磁脉冲电子学术研讨会来解决这个问题：（1）通过球体下方的球洞从下方拉出信号线;?（2）利用精细布线和布线找到无铅角通道球栅阵列。对于这种高密度器件的BGA或COB封装，使用最小的空间和布线宽度是唯一可行的方法，只有这样才能保证更高的良率和可靠性，才能满足高速设计的要求。

2.3 BGA封装焊盘设计

随着器件封装技术的发展，封装器件的相对尺寸变小。TMS320C6000系列器件具有多达352个引脚，因为BGA引脚间距密集，太靠近引脚的孔，它会产生巨大的电感。对于高速信号也是有害的，所以当BGA散射孔时，尽量使用较小的孔。脚垫尺寸与节距BGA BGA之间存在对应关系，但不大于球针BGA的直径，通常约为其l / 10~l / 5. Vias BGA垫片位于元件侧面的焊盘旁边所需的插头孔和覆盖绿油，用于BGA焊接，其他设备包围不能在2era内出现。

3结论

核心数字信号处理器是用于信号处理，并随着高频器件的普及，印刷电路板密度的增加，干扰的增加和提高信号质量的第一个提到的设计位置。PCB板设计的高速DSP是一个非常复杂的设计过程。在高速电路设计中需要考虑几个因素，每个因素都对应于这些因素。由于高速器件附近的布局位置，虽然可以减少延迟，但可能产生明显的发热和串扰效应;?当高速信号布线和内孔有点矛盾时，可能会出现这种情况。因此，在设计中，需要考虑各种有利因素，做出全面的电路设计。

设计抗干扰能力，性能稳定，实时高质量PCB板的唯一途径。