高速usb电路板3.0设计方案

time : 2020-05-30 09:49       浣滆咃細鍑′嚎pcb

USB3.0可提供高达5Gbps的数据速率,比高速USB(USB2.0)快十倍,并具备提升的电源效率。在这种高传输速度下,信号完整性问题对PCB走线和布线长度及其设计实现功能的限制越来越严格。信号质量差可能会严重影响系统性能和可靠性。终端设备运用中的USB3.0ReDriverSuperspeed是一款双通道内存(TX±和RX±),多通道USB3.0接转驱动器,用以笔记本,台式电脑,扩展坞,侧板和布线等终端设备运用。每一个安全通道都提供可选择的平衡设定,以赔偿不一样的键入走线耗损。
USB3.0设计手册
1.VDD的去耦电容提议在IC的每一个VDD脚位上置放0.1uF的去耦电容。下边是电路板上去耦电容置放的合理布局参照。下边粉红色圆形的四个去耦电容坐落于IC的四个VDD脚位(脚位6,10,16和20)周围。
2.PCB层提议最少应用四层PCB进行USB3.0设计。每一个数据信息信号迹线应彻底在邻近层的地平面上布线,以做到特性阻抗测算的规定。
3.沿USB连接器布线。
在设计usb电路板主板时,PCB上所应用USB插座连接器。针对Vbus走线,提议插进铁氧体磁珠。针对USB连接器的屏蔽(USB电缆的屏蔽),AC对地隔离(比如电感的适度值,而不是将信号线屏蔽层立即联接到PCB接地质构造)。
针对USB3.0信号走线,应保持特性阻抗。防止跨切分并删掉造成 信号不持续和严重EMC噪音问题的任何布线。除此之外,当应用针插插进PCB时,不要在各层的全部USB3.0信号对脚位中间置放任何隔离。
信号走线中间的串扰
USB3.0有3对信号(SSTX±/SSRX±/D±),这种信号
对会造成三种典型性的远端串扰:
RX方式下SSTX±至D±
SSTX±至SSRX±
TX方式下D±至SSRX±
以便最大限度地降低串扰问题,SSTX±/SSRX±和D±对中间信号走线的布线不可互相闭合。USB3.0信号走线特性阻抗USB3.0插座连接器周边的合理布局被置放为特殊层(比如GND层)中的一个或好几个参照平面。以便保持高速信号走线的差分特性阻抗,请保证任何差分对的脚位中间沒有割铜。USB3.0第二层的GND层被掏空,SS信号差分对设计在高层,将造成 信号不持续问题,USB3.0插座连接器上的脚位将变成引路短截线。
4.紧紧围绕USB控制器进行布线
因为高速信号对开关电源信号比较敏感,因而USB控制器的开关电源和接地装置设计合理布局必须当心。与(A)一部分同样,每一个开关电源脚位都必须去耦电容,它应尽量挨近USB控制器的开关电源引脚。因为USB控制器包括模拟和数字一部分,因而必须模拟开关电源和数字开关电源供电系统。以便防止数字信号的干扰造成 数字集成电路出現常见故障,应尽量留意模拟开关电源和数字信号走线中间的隔离(包含信号走线)。针对同样电压等级的模拟功率和数字功率,应在期间加上铁氧体磁珠以进行噪音滤波器。
usb电路板
PCB设计小结
合理布局设计:
USB控制器与USB连接器应当尽量的挨近,以降低走线的长度。用以去耦和清除高频率噪音干扰的磁珠和去耦电容应当尽量的挨近USB连接器置放。
终端设备匹配电阻器应当尽量置放在挨近USB控制器的一端。
电压稳压器也应当尽量挨近连接器置放。
布线设计:
尽量减少走线长度,优先考虑到对高速USB差分线的布线,尽量的防止高速USB差分线和任何的连接器和边缘险峻的数字信号线挨近走线。
尽量的降低在USB高速信号线上的过孔数和转角,进而能够 更强的保证特性阻抗的操纵,防止信号的反射。
严禁应用90°的走线转角,应用2个四十五度来实现转弯或用一个弧形来实现,这将大大的降低信号的反射和特性阻抗的不持续。
不要将信号线走在晶振电路、结晶、时钟合成器、带磁元器件和时钟内存超频的IC下边。
在信号线上防止出现短桩线(stub),不然可能造成 信号的反射,进而影响信号的完整性。假如短桩线是不可避免得话,那么保证其长度不要超过50mils。
尽量将高速信号线走在同一层里。保证走线的回到相对路径有一个详细的无切分的镜像平面(VCC或GND,首先选择GND平面)。假如可能得话,不要将走线超越镜像平面分割线(如开关电源平面上不一样开关电源的分割线),不然可能提升自感系数且扩大信号的辐射。
差分信号线并排一起布线。
差分信号布线
在并行的USB差分信号对中间的布线间距,要保证90ohms的差分特性阻抗。
减少高速USB信号线同高速时钟线和交流信号并排走线的长度,或是增加他们并排的间距,进而减少串扰的影响。保证差分对信号与别的信号走线的间距最少为50mils。
差分对信号中间选用紧耦合方式,即走线中间的间距低于走线的总宽,那样可以提升差分信号抗外部噪音干扰的工作能力。实际的走线间距和总宽必须根据有关的手机软件测算明确。
差分信号最好是保证两走线的间距处处一致,而且要保证长度匹配,其较大的长度差(如DP和DM的长度差)不可以超过50mils。
长度匹配比保持间距处处一致更关键,因而,优先保证长度匹配,能够 在一些走线间距不可以保持一致的地方对信号走线进行绕线,保证两条走线的长度一致。
usb电路板设计生产就选凡亿电路,联系电话:彭经理 
16681598897