PCB布局上的串扰可能会造成灾难性的后果。如果不加以纠正，串扰可能会导致成品电路板根本无法工作，或者被间歇性问题困扰。让我们看一下什么是串扰，以及如何在高速PCB设计中防止串扰。

什么是高速PCB设计中的串扰？

串扰是PCB上走线之间的意外电磁耦合。这种耦合可能会导致一条迹线的信号脉冲在另一迹线的信号上不起作用，即使它们实际上没有相互接触。当平行走线之间的间距很窄时，可能会发生这种情况。即使迹线可能出于制造目的而保持最小间距，但对于电磁目的而言可能还不够。

考虑两条走线彼此平行。如果一条迹线中的信号具有比另一条迹线更大的幅度，则可能会严重影响另一条迹线。然后，“受害者”迹线中的信号将开始模仿攻击者迹线的特征阻抗，而不是传导自己的信号。发生这种情况时，您会遇到串扰。

通常认为串扰发生在同一层上彼此相邻的两条平行走线之间。但是，在相邻层上彼此相邻的两条平行走线之间可能会发生串扰。这被称为宽边耦合，因为两个相邻信号层之间的芯厚度非常小，因此更可能发生这种情况。该厚度可以是4密耳（0.1毫米），有时小于同一层上两条走线之间的间距。

从高速设计中消除潜在的串扰

幸运的是，您不会受到串扰的影响。通过专注于最大程度地减少串扰情况的高速PCB设计，您可以避免这些问题。以下是一些高速设计技术，可帮助您消除板上串扰的可能性：

差分对和其他信号路由之间应保持尽可能大的距离。经验法则是，间隙=迹线宽度的3倍。

时钟路由和其他信号路由之间的差异应尽可能大。相同的间隙=拇指的迹线宽度规则的3倍在这里也适用。

在不同的差分对对之间保持尽可能大的距离。所述拇指这里的规则稍大，间隙= 5倍的迹线宽度。

异步信号（如RESET，INTERRUPT等）应远离总线和高速信号。但是，由于在电路板的正常操作中很少使用这些信号，因此可以将它们路由到开，关或加电信号旁边。

确保板堆叠中彼此相邻的两个信号层将交替改变水平和垂直布线方向。通过不允许走线彼此平行延伸，将减少宽边耦合的机会。

减少两个相邻信号层之间潜在串扰的更好方法是以微带配置将它们之间的层与接地层分开。接地平面不仅会增加两个信号层之间的距离，还将为信号层提供所需的返回路径。

设计软件如何帮助您消除高速PCB设计中的串扰

PCB设计工具内置许多功能，可帮助您避免设计中的串扰。电路板层规则将通过指定布线方向并创建微带堆叠来帮助您避免宽边耦合。使用网络类别规则，您将能够为更容易受到串扰影响的网络组分配更大的走线间隔。差分对路由器会将差分对作为实际对路由在一起，而不是单独进行路由。这样可以保持差分对走线相互之间以及与其他网络的所需间距，以避免串扰。

除了高速PCB设计软件的内置功能外，还有其他工具也可以帮助您消除高速PCB设计中的串扰。有不同的串扰计算器可用来帮助您确定布线的正确走线宽度和间距。还有信号完整性模拟器，可分析您的高速设计中是否存在潜在的串扰问题。

如果允许发生串扰，那么在印刷电路板上就可能是一个大问题。现在您知道了要查找的内容，您将准备好防止串扰的发生。我们这里讨论的设计技巧以及高速PCB设计软件中的功能将帮助您创建无串扰的设计。