PCB设计的148个检查项目(上)

time : 2019-08-28 09:11       作者:凡亿pcb

一、资料输入阶段
1.在流程上接收到的资料是否齐全(包括:原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件)。
2.确认PCB模板是最新的。
3. 确认模板的定位器件位置无误。
4.PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确。
5.确认外形图上的禁止布放器件和布线区已在PCB模板上体现。
6.比较外形图,确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确。
7.确认PCB模板准确无误后最好锁定该结构文件,以免误操作被移动位置。
 
二、布局后检查阶段
a.器件检查
8, 确认所有器件封装是否与公司统一库一致,是否已更新封装库(用viewlog检查运行结果)如果不一致,一定要Update Symbols。
9, 母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确,且子板有防误插措施,子板与母板上的器件不应产生干涉。
10, 元器件是否100% 放置。
11, 打开器件TOP和BOTTOM层的place-bound, 查看重叠引起的DRC是否允许。
12, Mark点是否足够且必要。
13, 较重的元器件,应该布放在靠近PCB支撑点或支撑边的地方,以减少PCB的翘曲。
14, 与结构相关的器件布好局后最好锁住,防止误操作移动位置。
15, 压接插座周围5mm范围内,正面不允许有高度超过压接插座高度的元件,背面不允许有元件或焊点。
16, 确认器件布局是否满足工艺性要求(重点关注BGA、PLCC、贴片插座)。
17, 金属壳体的元器件,特别注意不要与其它元器件相碰,要留有足够的空间位置。
18, 接口相关的器件尽量靠近接口放置,背板总线驱动器尽量靠近背板连接器放置。
19, 波峰焊面的CHIP器件是否已经转换成波峰焊封装。
20, 手工焊点是否超过50个。
21, 在PCB上轴向插装较高的元件,应该考虑卧式安装。留出卧放空间。并且考虑固定方式,如晶振的固定焊盘。
22, 需要使用散热片的器件,确认与其它器件有足够间距,并且注意散热片范围内主要器件的高度。
b.功能检查
23, 数模混合板的数字电路和模拟电路器件布局时是否已经分开,信号流是否合理。
24, A/D转换器跨模数分区放置。
25, 时钟器件布局是否合理。
26, 高速信号器件布局是否合理。
27, 端接器件是否已合理放置(源端匹配串阻应放在信号的驱动端;中间匹配的串阻放在中间位置;终端匹配串阻应放在信号的接收端)。
28, IC器件的去耦电容数量及位置是否合理。
29, 信号线以不同电平的平面作为参考平面,当跨越平面分割区域时,参考平面间的连接电容是否靠近信号的走线区域。
30, 保护电路的布局是否合理,是否利于分割。
31, 单板电源的保险丝是否放置在连接器附近,且前面没有任何电路元件。
32, 确认强信号与弱信号(功率相差30dB)电路分开布设。
33, 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如:面板的复位电路要稍靠近复位按钮。
c.发热
34, 对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源。
35, 布局是否满足热设计要求,散热通道(根据工艺设计文件来执行)。
d.电源
36, 是否IC电源距离IC过远。
37, LDO及周围电路布局是否合理。
38, 模块电源等周围电路布局是否合理。
39, 电源的整体布局是否合理。
e.规则设置
40, 是否所有仿真约束都已经正确加到Constraint Manager中。
41, 是否正确设置物理和电气规则(注意电源网络和地网络的约束设置)。
42, Test Via、Test Pin的间距设置是否足够。
43, 叠层的厚度和方案是否满足设计和加工要求。
44, 所有有特性阻抗要求的差分线阻抗是否已经经过计算,并用规则控制。