电路原理图PCB_layout时的常见错误分析

time : 2019-05-30 09:14       作者:凡亿pcb

ERC报告管脚没有接入信号:

  1. 创立封装时给管脚界说了I/O特点; .创立元件或放置元件时修改了不一致的grid特点,管脚与线没有连上; 创立元件时pin方向反向,有必要非pin name端连线。
  2. 元件跑到图纸界外:没有在元件库图表纸中间创立元件。
  3. 创立的工程文件网络表只能有些调入pcb:生成netlist时没有挑选为global。
  4. 当运用自个创立的多有些组成的元件时,千万不要运用annotate.

PCB中常见过错

网络载入时陈述NODE没有找到:

  1. 原理图中的元件运用了pcb库中没有的封装;
  2. 原理图中的元件运用了pcb库中称号不一致的封装;
  3. 原理图中的元件运用了pcb库中pin number不一致的封装。

打印时总是不能打印到一页纸上:

  • 创立pcb库时没有在原点;
  • 屡次移动和旋转了元件,pcb板界外有躲藏的字符。挑选显现一切躲藏的字符, 减小pcb, 然后移动字符到边界内。

DRC陈述网络被分红几个有些:

表明这个网络没有连通,看陈述文件,运用挑选CONNECTED COPPER查找。别的提示兄弟尽量运用WIN2000, 削减蓝屏的机;多几回导出文件,做成新的DDB文件,削减文件尺度和PROTEL僵死的时机。若是作较杂乱得描绘,尽量不要运用主动布线。
在PCB描绘中,布线是完结产品描绘的重要进程,能够说前面的准备工作都是为它而做的, 在整个PCB中,以布线的描绘进程限制最高,窍门最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方法也有两种:主动布线及交互式布线,在主动布线之前, 能够用交互式预先对需求比拟严厉的线进行布线,输入端与输出端的边线应防止相邻平行, 避免发生反射搅扰。必要时应加地线阻隔,两相邻层的布线要相互笔直,平行简略发生寄生耦合。
主动布线的布通率,依赖于杰出的规划,布线规矩能够预先设定, 包含走线的曲折次数、导通孔的数目、步进的数目等。通常先进行探究式布经线,疾速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行大局的布线途径优化,它能够根据需要断开已布的线。 并试着从头再布线,以改善整体效果。
对当前高密度的PCB描绘已感觉到贯穿孔不太习惯了, 它浪费了许多名贵的布线通道,为处理这一对立,呈现了盲孔和埋孔技能,它不只完结了导通孔的效果, 还省出许多布线通道使布线进程完结得愈加便利,愈加流通,更为完善,PCB 板的描绘进程是一个杂乱而又简略的进程,要想极好地把握它,还需广阔电子工程描绘人员去自已领会, 才干得到其间的真理。